车规模块系列（五）：聊一聊DBB铜绑定技术

来源：斯诺克录像回放发布时间：2024-02-01 09:11:58

相比于之前的标准化模块封装，近年来各具特色的模块封装类型都慢慢映入眼帘，就好比之前我们聊到的M、HPD和TPAK等等。并且其中细节部分也有着不一样的改进，如DBB技术、Cu-Clip技术、激光焊接、SKiN、单/双面水冷、银烧结、铜烧结等等，无疑给模块封装技术增添了更多组合的可能，以应对不同的性价比和应用。

今天我们就来聊聊铜绑定，以一篇丹佛斯硅动力的一篇论文来看看这个工艺的特点。

相对于传统的铝绑定线工艺，铜绑定线需要对芯片表明上进行要求更高的金属化，而丹佛斯键合缓冲Danfoss Bond Buffer (DBB)技术就为了铜绑定线进行的表面处理。

在模块生产制作的完整过程中，在芯片顶部额外地烧结一层铜层，防止芯片在超声波焊接过程中开裂，提供了所需的机械粘接缓冲作用。芯片的顶部的铜层适合键合直径可达500um的铜线，同时，芯片的底部被烧结到DBC上，铜绑定和烧结技术的结合显著地提高可靠性以及功率密度。

DBB技术是为减少CTE不匹配带来的热机械应力，除了在键合过程中吸收能量以及保护芯片，其还具有一定的热学优势。

芯片烧结到DBC和芯片表面的DBB能够正常的使用同一台烧结设备和工艺。下面是一个DBB技术模块的局部示意图，

上图中，DBC衬底和DBB铜层都有一层NiAu表面，以达到更好的延展性。

DBB中的铜层形成了一个热容量，对于模块的Zth有着一定的影响，但不会增加其热阻Rth。其大面积的铜层，以及铜层的厚度比普通的Al顶层要厚得多，导致了更好的电流扩散，提供了更为均匀的电流密度分布。

PaneA中，在1ms处单纯Al线和缓冲层加Cu线K/W主要是由于铜线具有较高的热导率；PaneB中，纯Al线和缓冲层加Al线K/W是由于缓冲层厚度较高引起的。

为了评估Si芯片和DBB铜层之间的银烧结层内的应力，采Suhir的轴对称模型，计算出了层状材料（顶层和底层）的弹性弯曲应力分布和连接层中的应力，即剪切应力。轴向对称近似矩形，其半径由边长的一半或者对角线来定义，或者利用等面积的方法。Suhir表明，大面积的剪切应力只存在于一定的外围区域，如下图中的曲线“剪切DBB/Chip”所示，在一定横向尺寸内保持不变。

不同芯片厚度下，DBB烧结层的剪切应力与厚度成正相关，相同面积下，SiC大于Si。